マルチCPUシステムでダイレクトライト命令を双方のCPU同士で同時に行ったとき、同時に処理可能されますか？

ダイレクトリード・ライト命令は、SXバスを介し目的のCPUへリード/ライトを要求します。アプリケーション上は全く同じタイミングで要求してもSXバスを管理するSXバスマスタCPUが交通整理を行い、順番（トークン）が決められます。 詳細表示

PID FBパッケージのPOU：PPIDで比例帯Pの%はどの範囲に対する割合ですか？

比例帯Pは出力MVの有効変化幅：0～100%変化に要する入力PVの変化幅％です。 MV＝（SV－PV)/Pです。目標値SVを基準としてMV算出します。 詳細表示

SPBの電池交換時の電源は遮断して行うことができますか？

遮断しては行えません。SPBの40点、60点基本ユニットにはメモリバックアップ用のコンデンサを内蔵していませんのでバックアップが必要な時は、必ず給電したままで行ってください。 詳細表示

StandardV3で作成したプログラムを別のパソコンで開いたら、タグが表示されません。なぜでしょうか？

StandardV3の「ツール」メニュー→「オプション」のタグ表示モードが「日本語」表示になっているかを確認してください。 詳細表示

SXバス光ケーブルを中継することはできますか？

可能です。ただし1回の中継で約1dB減衰します。許容減衰は全体で7dBまでです。 曲げ、周囲温度などでも減衰するので検討が必要です。 詳細表示

SPH2000を使用しています。 Expert（D300win）をバージョンアップしたら、CPUとシステム定義の照合が不一致になります。なぜでしょうか？

SX-Programmer Expert(D300win)をV3.3.2.0へバージョンアップした際、SPH2000の機能追加に対応して、[IPアドレス・ゲートウェイ設定定義]を追加しました。したがって、V3.3.2.0未満のローダで作成されたプロジェクトをV3.3.2.0以降のローダで照合を行うと照合不一致にな... 詳細表示

冗長化システムにおいて、SXバスおよびTリンクの出力は、CPU切替時に前回値を保持することはできますか？

入出力データはCPU切り替え時も継続されます。（前回値は保持されます。） 詳細表示

SPHシリーズの冗長化システムで、Ethernetインタフェースモジュール（形式：NP1L-ET1/ET2）を使用したEthernet通信の冗長化（2重化）は可能ですか？

SPHシリーズの冗長化機能は、CPUのみの冗長化でありEthernetの冗長化はできません。 詳細表示

D300winのプロジェクトをコンパイルすると「この変数アドレス：%M* 3.*は保持メモリとして扱われます。」という警告メッセージが表示されました。なぜでしょうか？

変数ワークシートの項目の中で'保持形'のチェックを入れない場合（デフォルト）、その変数を非保持メモリとして扱います。'保持形'のチェックを入れた場合、その変数を保持メモリとして扱います。 ただし'アドレス'欄にアドレスを入力した場合、保持/非保持の扱いは入力したアドレスを優先します。 アドレス欄に「%M* 3.z... 詳細表示

PID制御を60ループほど行うには、CPUは何を選定すればよいですか？使用しているローダはSX-programmer Expert（D300win）です。

1ループの制御に約300ワードのFBインスタンスが必要です。したがって、18kワード以上のFBインスタンスをもつCPUが必要です。したがって、NP1PS-117シリーズ以上の機種が必要です。 詳細表示